近日，清華大學集成電路學院任天令教授團隊在小尺寸晶體管研究方面取得重大突破，首次實現(xiàn)了具有亞1納米柵極長度的晶體管，并具有良好的電學性能。

晶體管作為芯片的核心元器件，更小的柵極尺寸能讓芯片上集成更多的晶體管，并帶來性能的提升。

Intel公司創(chuàng)始人之一的戈登·摩爾（Gordon Moore）在1965提出：“集成電路芯片上可容納的晶體管數(shù)目，每隔18-24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半。”這在集成電路領域被稱為“摩爾定律”。

過去幾十年晶體管的柵極尺寸在摩爾定律的推動下不斷微縮，然而近年來，隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態(tài)功耗增大等短溝道效應越來越嚴重，這使得新結構和新材料的開發(fā)迫在眉睫。

根據(jù)信息資源詞典系統(tǒng)（IRDS2021）報道，目前主流工業(yè)界晶體管的柵極尺寸在12nm以上，如何促進晶體管關鍵尺寸的進一步微縮，引起了業(yè)界研究人員的廣泛關注。

學術界在極短柵長晶體管方面做出了探索。任天令教授團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優(yōu)異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的MoS2溝道的開關，從而實現(xiàn)等效的物理柵長為0.34nm。通過在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質(zhì)、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。

研究發(fā)現(xiàn)，由于單層二維二硫化鉬薄膜相較于體硅材料具有更大的有效電子質(zhì)量和更低的介電常數(shù)，在超窄亞1納米物理柵長控制下，晶體管能有效的開啟、關閉，其關態(tài)電流在pA量級，開關比可達105，亞閾值擺幅約117mV/dec。大量、多組實驗測試數(shù)據(jù)結果也驗證了該結構下的大規(guī)模應用潛力?；诠に囉嬎銠C輔助設計（TCAD）的仿真結果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調(diào)控，預測了在同時縮短溝道長度條件下，晶體管的電學性能情況。這項工作推動了摩爾定律進一步發(fā)展到亞1納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據(jù)。

上述相關成果以“具有亞1納米柵極長度的垂直硫化鉬晶體管”（Vertical MoS2 transistors with sub-1-nm gate lengths）為題，于3月10日在線發(fā)表在國際頂級學術期刊《自然》（Nature）上。（文章來源：清華大學）