2011年秋，張忠謀毫無預(yù)兆的擲出一個震撼彈——臺積電要進軍封裝領(lǐng)域。為此，他請回已從臺積電退休的蔣尚義重新掌舵研發(fā)，而具體任務(wù)落在了余振華肩上。代工龍頭進軍下游，市場頓時對封測廠的前景打上問號。風口浪尖之時，余振華在公開場合舌戰(zhàn)群儒，大力推銷臺積電的先進封裝技術(shù)。但封測界累積的不滿，終于在一場技術(shù)研討會爆發(fā)。
在余振華演講結(jié)束后，一位矽品研發(fā)主管發(fā)難，“你的意思是說我們以后都沒飯吃了？”隨著行業(yè)氣憤逐漸達到冰點，余振華在張忠謀“點撥”后突然在公開場合銷聲匿跡，埋頭攻堅研發(fā)。歷經(jīng)兩三年時間，余振華不負眾望，帶領(lǐng)數(shù)百人的團隊開發(fā)出了CoWoS技術(shù)。可直到開始量產(chǎn)，真正下單的主要客戶只有賽靈思一家，其余客戶都覺得價格太貴。
此后，即便輩分極高，“蔣爸”也面臨巨大壓力：某人夸下?？谝舜罅抠Y源，但做了個沒什么用的東西。而余振華則陷入人生低潮，不僅工作變化大，連家庭也出現(xiàn)狀況。然而，轉(zhuǎn)折機會很快來臨。某天，在與一位大客戶的硏發(fā)副總共進晚餐時，對方告訴蔣尚義，這類技術(shù)的價格不能超過每平方毫米1美分才能被接受，但CoWoS的價格卻超過5倍。或是一語點醒夢中人，臺積電隨后決定開發(fā)新技術(shù)。“我就用力沖沖沖，”余振華決定改用減法，將CoWoS結(jié)構(gòu)盡量簡化。不久后的一天，蔣尚義激動地沖進張忠謀辦公室，說余振華挖到一個大金礦，開發(fā)出了InFO技術(shù)。由于InFO具備減少芯片厚度、提高能效、高性價比等特性，自2016年起，臺積電借此一舉擊敗三星，連拿三代蘋果手機訂單。
在技術(shù)路線上，InFO與CoWoS都屬于晶圓級封裝技術(shù)，即直接在硅晶圓上完成封裝。而為了解決層出不窮的技術(shù)難題，臺積電也曾付出昂貴學費，5年間產(chǎn)線燒壞幾千片昂貴的晶圓。但這些學費也物有所值。在InFO技術(shù)開花結(jié)果不久后，CoWoS技術(shù)開始被英偉達GP100、谷歌AlphaGo和日本“富岳”超算等采用，進而拉開了世界人工智能熱潮序幕。可以說，臺積電推出InFO與CoWoS是產(chǎn)業(yè)發(fā)展的標志性事件之一，拉開了全球持續(xù)至今的行業(yè)競賽。過去幾年，當業(yè)界矚目各巨頭競爭時通常聚焦在先進制程和EUV等技術(shù)，但不起眼的封測環(huán)節(jié)儼然成為臺積電甩開三星、英特爾的重要砝碼。如今，隨著先進封裝的地位與日俱增，各半導體巨頭正拿出“殺手锏”，掀起一場前所未有的“諸神之戰(zhàn)”。在官網(wǎng)關(guān)于3D先進封裝的介紹中，臺積電稱，計算工作的負載在過去十年中的發(fā)展可能比前四個十年都要大。目前，云計算、大數(shù)據(jù)分析、人工智能、神經(jīng)網(wǎng)絡(luò)訓練、人工智能推理、先進智能手機上的移動計算甚至自動駕駛汽車，都在推動計算向極限發(fā)展。面對更多樣化的計算應(yīng)用需求，先進封裝技術(shù)成為持續(xù)優(yōu)化芯片性能和成本的關(guān)鍵創(chuàng)新路徑。基于此，伴隨著網(wǎng)絡(luò)流量的指數(shù)性增長，數(shù)據(jù)中心開始向硅光子領(lǐng)域發(fā)展。于是，2021年9月，臺積電針對數(shù)據(jù)中心市場推出了其新型先進封裝技術(shù)——COUPE（緊湊型通用光子引擎）異構(gòu)集成技術(shù)，將光學引擎與多種計算和控制ASIC集成在同一封裝載板或中間器件上。這一技術(shù)能夠使組件之間的距離更近，提高帶寬和功率效率，并減少電耦合損耗等。與此同時，基于封裝技術(shù)的演進，臺積電也在不斷迭代原來的拳頭技術(shù)產(chǎn)品。2021年8月，臺積電宣布第五代CoWoS先進技術(shù)應(yīng)用并量產(chǎn)，可在基板封裝8片HBM2e高速暫存存儲器，總?cè)萘靠蛇_128GB。臺積電表示，第五代CoWoS先進封裝技術(shù)晶體管數(shù)量是第三代20倍，同時增加3倍中介層面積，而且使用全新TSV解決方案以及更厚的銅連接線。
近十年來，臺積電已經(jīng)推出五代不同的基板上芯片封裝工藝，涵蓋了消費級與服務(wù)器芯片領(lǐng)域，產(chǎn)品多達數(shù)十款。而為了滿足當前系統(tǒng)效能、縮小面積以及整合不同功能的需求，臺積電已將先進封裝相關(guān)技術(shù)整合為3DFabric平臺，可讓客戶自由選配。其中，前段技術(shù)包含整合芯片系統(tǒng)SoIC，后段組裝測試相關(guān)技術(shù)包含整合型扇出InFO及CoWoS系列產(chǎn)品。
隨著先進封裝技術(shù)及產(chǎn)業(yè)方興未艾，各大半導體廠商迭代技術(shù)方案同時也在不斷擴大相關(guān)產(chǎn)能。目前，臺積電有五座先進封裝工廠，包含新竹1廠、臺南2B與2C廠、龍?zhí)?廠與臺中5廠。而建設(shè)中的竹南AP6廠采全自動化設(shè)計，專攻SoIC相關(guān)設(shè)計生產(chǎn)。2021年，竹南AP6廠SoIC部分目標設(shè)備移入，InFO相關(guān)部分目標2022年到位，整體將2022年底量產(chǎn)。
誠然，鑒于在硅中介層、晶圓加工技術(shù)以及成本等方面的優(yōu)勢，臺積電將能從高精度路徑繼續(xù)保持市場領(lǐng)先。而無論前段或后段產(chǎn)業(yè)都在致力推動半導體發(fā)展，使得系統(tǒng)微縮追求更高系統(tǒng)效能、更低耗能及更小體積上的精進。目前，臺積電的3D Fabric平臺已率先進入新階段，從異質(zhì)整合、系統(tǒng)整合到現(xiàn)在的系統(tǒng)微縮均具備一定優(yōu)勢，但挑戰(zhàn)同樣不容小覷。近年來，自臺積電涉足先進封裝領(lǐng)域后，對其他封測廠的“威脅論”就不曾間斷。其實，臺積電在先進封裝的策略與傳統(tǒng)封測廠有所差異，即主要是綁定先進制程為金字塔頂端客戶定制優(yōu)化的產(chǎn)品，對應(yīng)產(chǎn)品類別多為HPC及高端智能手機。而封測廠在先進封裝的策略大不相同，即在于多樣化的封裝技術(shù)和龐大產(chǎn)能，可為客戶提供一站式且平價的解決方案。雖然長期穩(wěn)坐傳統(tǒng)封裝市場龍頭地位，但隨著使用不同封裝技術(shù)進行異質(zhì)芯片整合成為新時代的發(fā)展趨勢，日月光也在不斷加碼晶圓級FOWLP技術(shù)，以提上在先進封裝領(lǐng)域的實力。目前，日月光針對SIP封裝有兩個明顯趨勢：一是從單面變成雙面，雖然厚度增加但隨著技術(shù)演進會縮小。二是增加不少異形鍵，從而不用依賴基板以及使線寬間距做得更優(yōu)化。
其實，自2014年起，日月光就曾跟隨臺積電腳步投入FOWLP封裝技術(shù)研發(fā)。最初，日月光采用的是面板級(Panel Level)扇出型技術(shù)，但兩年后轉(zhuǎn)向晶圓級(Wafer Level)技術(shù)發(fā)展，并完成研發(fā)并導入試產(chǎn)。緊接著，日月光建設(shè)了2萬片月產(chǎn)能的FOWLP封裝生產(chǎn)線，并成功拿下高通及海思大單，成為繼臺積電之后、全球第二家可以量產(chǎn)FOWLP封裝的半導體代工廠。
在經(jīng)歷四年多“纏斗”后，日月光于2020年3月完成對矽品收購，進一步鞏固了行業(yè)龍頭地位及封裝技術(shù)實力。但為了應(yīng)對行業(yè)激烈競爭，尤其在臺積電宣布投資716億再建一座先進封裝廠刺激下，日月光繼續(xù)發(fā)力先進封裝：宣布投資逾60億元在高雄建立先進封裝廠，以擴大相關(guān)產(chǎn)能規(guī)模。這座工廠也是日月光“5年6廠”的階段性成果，預(yù)計2023年完工。整體上，經(jīng)過多年布建耕耘，日月光在先進封裝領(lǐng)域已具備不俗實力，可以提供SiP、2.5D & 3D IC封裝及扇出型封裝（Fan Out）等高端技術(shù)，并且在價格、產(chǎn)能、良率及“一站式封裝”等方面具備不俗優(yōu)勢。此外，日月光在覆晶封裝、焊線封裝、面板級封裝等方面取得多項研發(fā)成果同時，還在5G、感應(yīng)器、車用電子及智能裝置方面不斷加大投入力度。
但加大布局投入勢必需要資本支撐，于是日月光做出“艱難”的決定。2021年12月1日，日月光宣布將位于大陸的四家封測工廠以14.6億美元打包出售。至于其中原因，日月光稱，此次出售四個工廠，是合并矽品之后首次提出整合集團封測資源，優(yōu)化大陸市場的戰(zhàn)略布局及資源的有效運用，同時獲利將強化公司在臺灣先進封裝技術(shù)研發(fā)及產(chǎn)能建置。03 三星：重振旗鼓無論在晶圓代工還是先進封裝市場，三星一直沒有放緩追趕臺積電的腳步。比如在即將量產(chǎn)的3nm工藝制程及3D先進封裝技術(shù)領(lǐng)域，三星和臺積電競爭越來越激烈，甚至進入全面“戰(zhàn)爭”狀態(tài)。目前，三星與臺積電在工藝制程方面差距不算很大，但在封裝領(lǐng)域仍處于一定劣勢。不過，基于在FOPLP和FOWLP技術(shù)上全力追趕，三星或?qū)⒛芸s小差距。此前，三星因具備全球唯一的內(nèi)存、處理器和封裝廠“一體化生產(chǎn)線”優(yōu)勢曾長期獨享蘋果手機訂單，但卻不曾想主因先進封裝劣勢丟了這一肥單。三星也曾成立特別工作小組開發(fā)FOPLP技術(shù)，但這項技術(shù)僅在Galaxy Watch的芯片封裝中商用，并無多大建樹。而隨著臺積電通吃蘋果新品的可能性愈來愈高，三星毅然加碼發(fā)力先進封裝，并送出“三連擊”。
2019年10月，三星宣布率先在業(yè)內(nèi)開發(fā)出12層3D-TSV（硅穿孔）封裝技術(shù)，在保持芯片尺寸的同時增加了內(nèi)存容量，并將量產(chǎn)24GB的高帶寬內(nèi)存(HBM)。三星方面稱，該技術(shù)垂直堆疊了12個DRAM芯片，通過60000個TSV孔互連，每一層的厚度僅有頭發(fā)絲的1/20。由此，三星不忘豪言稱，這是目前世界上最精確和最具挑戰(zhàn)性的半導體封裝技術(shù)。
基于不俗的研發(fā)實力，2020年8月，三星又宣布推出3D先進封裝技術(shù)“X-Cube”。不同于以往的多個芯片平行封裝，這一技術(shù)基于TSV硅穿孔技術(shù)，可以將包括SRAM在內(nèi)的不同芯片垂直堆疊，從而釋放空間堆疊更多內(nèi)存芯片。三星方面稱，X-Cube技術(shù)已經(jīng)可以用于7nm及5nm工藝，同時還將滿足5G、AI、AR、VR、HPC和移動芯片等領(lǐng)域的性能要求。此外，到了2021年5月，三星宣布其下一代2.5D封裝技術(shù)“I-Cube4”即將上市。據(jù)介紹，該技術(shù)集成1顆邏輯芯片和4顆高帶寬內(nèi)存（HBM），將大幅提升邏輯器件和內(nèi)存之間的通信效率。與此同時，該技術(shù)還在保持性能前提下將中介層做得比紙還薄，厚度僅有100μm。但也有專家指出，I-Cube4技術(shù)存在寄生參數(shù)缺陷及過薄等問題，或?qū)⒂绊懏a(chǎn)品性能。目前，隨著AI、HPC和網(wǎng)絡(luò)應(yīng)用細分市場對規(guī)格的要求不斷增加，以及安裝在一個封裝中的芯片數(shù)量和尺寸增加或需要高帶寬通信，大面積封裝變得越來越重要，但其需采用的細間距基板將不可避免導致成本上升。對此，三星通過應(yīng)用混合基板結(jié)構(gòu)解決了其中的難點痛點。這將有利于三星提升先進封裝的競爭力，以及在與臺積電的競爭中爭奪主動權(quán)。與臺積電、三星兩大IDM對手一樣，英特爾曾一直試圖推動先進制程精進同時發(fā)力先進封裝技術(shù)，以及通過晶體管、封裝和芯片設(shè)計協(xié)同優(yōu)化進步繼續(xù)推動摩爾定律演進。但英特爾的希望似乎均落空，不僅在先進制程技術(shù)卡殼導致14nm后面的“+”號不斷加長，而且在先進封裝領(lǐng)域被臺積電趕超后遲遲沒有亮眼動作。但“沉寂”數(shù)年后，英特爾開始迸發(fā)。
2021年3月，英特爾發(fā)布IDM2.0戰(zhàn)略，將未來制造模式變革為：“自有工廠+第三方產(chǎn)能+代工服務(wù)”組合。其中的戰(zhàn)略包括，投資200億美元在美國建兩座晶圓工廠；全面對外提供代工服務(wù)；擴大外包訂單量；與IBM聯(lián)合研發(fā)下一代邏輯芯片的先進封裝技術(shù)。隨后，英特爾又相繼宣布各投資25億美元、70億美元在美國、馬來西亞擴大先進封裝產(chǎn)能。
此前，鑒于先進封裝的地位與日俱增，英特爾已在2.5D封裝領(lǐng)域布局，并于2017年推出EMIB（嵌入式多芯片互連橋接）技術(shù)。這一技術(shù)可以將不同類型、不同工藝的芯片IP組合在一起，類似一個松散的SoC。不過，EMIB沒有引入額外的硅中介層，只在兩枚裸片邊緣連接處加入了一條硅橋接層，并重新定制化裸片邊緣的I/O引腳以配合橋接標準。
繼推出突破性的EMIB封裝技術(shù)之后，英特爾很快實現(xiàn)另一個飛躍，即2018年12月推出名為“Foveros”的全新3D封裝技術(shù)。據(jù)英特爾介紹，F(xiàn)overos技術(shù)是英特爾首次引入3D堆疊的優(yōu)勢，不僅可以實現(xiàn)在邏輯芯片上堆疊邏輯芯片，還可以將不同工藝、結(jié)構(gòu)、用途的芯片進行異構(gòu)集成，從而為整合高性能、高密度和低功耗工藝技術(shù)的系統(tǒng)鋪平了道路。
于是，自2019年下半年開始，英特爾開始推出一系列采用Foveros封裝技術(shù)的產(chǎn)品。其中，首款Foveros產(chǎn)品整合高性能10nm計算堆疊“芯片組合”和低功耗22FFL基礎(chǔ)晶片，可以在小巧的產(chǎn)品形態(tài)中實現(xiàn)世界一流的性能與功耗效率。緊接著，英特爾在先進封裝的動作已停不下來，不斷公布新的技術(shù)突破和相關(guān)產(chǎn)品，進而構(gòu)建起多維的先進封裝布局。
其中值得注意的是，在2020年架構(gòu)日上，英特爾推出了混合鍵合(Hybrid bonding)技術(shù)，且相關(guān)測試芯片已在當年第二季度流片。據(jù)介紹，這一技術(shù)能夠加速實現(xiàn)10微米及以下的凸點間距，較Fovreros的25—50微米凸點間距明顯提升，具備更高的互連密度、帶寬和更低的功率。顯然，英特爾在商業(yè)模式方面正在向臺積電靠攏，并將成為其強力競爭對手。受益于半導體產(chǎn)品市場的蓬勃發(fā)展，長電科技近年來在全球半導體封測行業(yè)保持領(lǐng)先地位?；谠谙冗M封裝上的提速破局，長電科技的業(yè)務(wù)當前主要以先進封裝為主，占封裝總業(yè)務(wù)的九成以上。而隨著5G時代的到來以及產(chǎn)業(yè)需求發(fā)生新的變化，長電科技正聚焦加大對5G、AI、移動終端、車載電子、大數(shù)據(jù)存儲和物聯(lián)網(wǎng)等領(lǐng)域的先進封裝技術(shù)投入。于是，2021年7月，長電科技推出XDFOI?全系列極高密度扇出型封裝解決方案，旨提供高性價比、高集成度、高密度互聯(lián)和高可靠性的解決方案，預(yù)計于2022年下半年完成產(chǎn)品驗證并實現(xiàn)量產(chǎn)。在技術(shù)方面，XDFOI?通過將不同功能的器件整合在系統(tǒng)封裝內(nèi)，可達到大幅降低系統(tǒng)成本同時縮小封裝尺寸，并能提供小芯片和異構(gòu)封裝的系統(tǒng)解決方案
在此之前，長電科技重點發(fā)展系統(tǒng)級封裝（SiP）、扇出型封裝（Fan-out）和2.5D/3D封裝等技術(shù)，并將SiP和Fan-out封裝打造成其最主要的先進封裝技術(shù)。其中，長電科技通過收購星科金朋獲得的SiP技術(shù)已可與日月光抗衡。這一封裝技術(shù)將不同用途的芯片整合于同一個系統(tǒng)中，在系統(tǒng)微型化中提供更多功能，而且還使得原有電子電路可減少70%-80%。另外，長電科技的無硅穿孔扇出型晶圓級高密度封裝技術(shù)，可在硅中介層（Si Interposer）中使用堆疊通孔技術(shù)（Stacked VIA）替代硅穿孔技術(shù)（TSV）。該技術(shù)可以實現(xiàn)多層RDL再布線層，2×2um的線寬間距，40um極窄凸塊互聯(lián)，以及集成高帶寬存儲和集成無源元件。目前，長電科技正致力于將Fan-out技術(shù)和SIP技術(shù)結(jié)合，以實現(xiàn)靈活的異構(gòu)集成。在產(chǎn)能方面，長電科技也具備一定優(yōu)勢，目前主要工廠為長電先進、長電韓國及星科金朋。其中，長電先進具備FC、PoP、Fan-out、WLP、2.5D/3D等先進封裝能力；星科金朋新加坡廠擁有Fan-out eWLB和WLCSP封裝能力，韓國廠擁有SiP和FC系統(tǒng)封測能力，江陰廠擁有先進的存儲器封裝、全系列的FC倒裝技術(shù)；長電韓國主營SiP高端封裝業(yè)務(wù)。
值得注意，江陰基地是長電科技與中芯國際合作的主要陣地，相對更能發(fā)揮出上下游市場的協(xié)同效應(yīng)。此外，中芯國際是長電科技目前持股超10%的第二大股東，且長電科技多位高管均有中芯國際背景。由此可見，長電科技已與中芯國際與深度合作，而且既有業(yè)務(wù)連接緊密?；谙冗M封裝技術(shù)不斷突破，長電科技與中芯國際的經(jīng)營業(yè)績或?qū)⑿纬晒舱裨鲩L。在后摩爾時代，隨著芯片先進制程逐漸突破物理極限，人們開始由先前的“如何把芯片變得更小”轉(zhuǎn)變?yōu)椤叭绾伟研酒獾酶 保M而使得以Chiplet為首的先進封裝技術(shù)隨之浮出水面。在這樣的思路下，要在制程微縮時獲得效能提升，Chiplet設(shè)計與創(chuàng)新芯片架構(gòu)、異質(zhì)整合平臺漸成主流方式之一。因此，AMD、英特爾、臺積電等巨頭相繼發(fā)布了Chiplet產(chǎn)品。其中，英特爾在其2021年架構(gòu)日中發(fā)布了下一代至強可擴展處理器，即采用2.5D的嵌入式橋接解決方案，在Chiplet領(lǐng)域邁出了關(guān)鍵一步。臺積電也早已重兵押注，發(fā)布了由CoWoS與InFO技術(shù)組成的SoIC芯片3D堆疊技術(shù)，可提供Chiplet的彈性解決方案。相對而言，AMD無疑是chiplet風潮的引領(lǐng)者，目前已有14種用于Chiplet的封裝架構(gòu)正在研發(fā)中
尤其2021年6月，AMD發(fā)布了基于3D Chiplet技術(shù)的3D V-Cache。該產(chǎn)品使用臺積電的3D Fabric先進封裝技術(shù)，將含有64MB L3 Cache的chiplet以3D堆疊的形式與處理器封裝在一起。在AMD展示的概念芯片中，原處理器Chiplet中帶有32 MB L3 Cache，而在和64 MB的3D V-Cache做3D封裝后，每個Ryzen 5000 Chiplet可以訪問總共96 MB的L3 Cache。目前，先進封裝領(lǐng)域有兩條由應(yīng)用驅(qū)動的技術(shù)路徑，即提升互聯(lián)密度和Chiplet。而AMD的3D Chiplet把兩條技術(shù)路線匯合在一起。其互聯(lián)密度較2D Chiplet高兩百多倍，較傳統(tǒng)3D IC技術(shù)提高15倍。AMD預(yù)計2021年底前生產(chǎn)運用3D Chiplet技術(shù)的HPC產(chǎn)品，2022年推出5納米Zen4架構(gòu)處理器，并且已向臺積電預(yù)訂明后兩年5納米及3納米產(chǎn)能。AMD之所以能引領(lǐng)Chiplet技術(shù)，離不開多年積累。從2015年開始使用HBM技術(shù)，到2019年推出使用chiplet的產(chǎn)品，再到推出3D chiplet，每一步都可以看見其決心。據(jù)了解，2017年，AMD在推出的處理器上便采用Chiplet技術(shù)將4個SoC相互連接，隨后在下一代產(chǎn)品中又通過Infinity技術(shù)將8個7nm Chiplet 小芯片和1個12nm Chiplet I/O相互連接。
顯而易見，Chiplet將為半導體產(chǎn)業(yè)帶來新的機會，比如降低大規(guī)模芯片設(shè)計門檻，有效降低芯片客戶設(shè)計成本，提升晶圓廠和封裝廠產(chǎn)線的利用率，以及建立可互操作的組件、互連、協(xié)議和軟件生態(tài)系統(tǒng)等。而隨著入局企業(yè)、設(shè)計樣本越來越多，開發(fā)成本逐步下降，Chiplet生態(tài)將獲得加速發(fā)展。但與此同時，AMD未來是否還能引領(lǐng)Chiplet風潮尚有待見證。長期以來，半導體產(chǎn)業(yè)角逐的“主戰(zhàn)場”是在芯片設(shè)計以及芯片制造環(huán)節(jié)。但在后摩爾時代，隨著5G、AI、物聯(lián)網(wǎng)、大數(shù)據(jù)等技術(shù)不斷突破創(chuàng)新，業(yè)內(nèi)對于體積更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小及成本更低的芯片需求大幅提高。這使得單純依靠精進制程來提升芯片性能的方法已無法滿足時代需求，而先進封裝技術(shù)被視為推動產(chǎn)業(yè)發(fā)展的重要杠桿。與傳統(tǒng)封裝相比，芯片使用先進封裝技術(shù)可縮短尺寸、減輕重量達數(shù)十倍。此外，先進封裝技術(shù)節(jié)約的功率可使相關(guān)元件以每秒更快的轉(zhuǎn)換速度運轉(zhuǎn)而不增加能耗，同時更有效地利用硅片的有效區(qū)域。簡而言之，先進封裝技術(shù)不僅在集成度、性能、功耗等方面更具優(yōu)勢，而且設(shè)計自由度更高、開發(fā)時間更短。因此，其一度號稱是超越摩爾定律瓶頸的最大“殺手锏”。
鑒于此，先進封裝技術(shù)的發(fā)展前景極為廣闊。根據(jù)調(diào)研機構(gòu)Yole的數(shù)據(jù)，2020年至2026年，先進封裝市場復合年增長率約為7.9%，幾乎是傳統(tǒng)封裝市場預(yù)期增長率(2.2%)的三倍。面對這一發(fā)展機遇，除了封裝廠、IDM廠商，晶圓廠、基板/PCB供應(yīng)商，以及EMS/ODM等眾多廠商都在競相布局先進封裝研發(fā)和產(chǎn)能。而這必將沖擊傳統(tǒng)封裝市場的舊有格局和發(fā)展模式。
近年來，臺積電、日月光、三星、英特爾、長電科技、AMD等相繼拿出自己的“殺手锏”：3D Fabric、FOWLP、X-Cube、Foveros、XDFOI?、3D Chiplet。雖然這些技術(shù)的核心細節(jié)有所不同，但殊途同歸，都是在向更高密度和更高集成的方向發(fā)展，以實現(xiàn)更為復雜和靈活的系統(tǒng)級芯片。但由于系統(tǒng)級先進封裝門檻也在不斷變高，想要實現(xiàn)進一步突破并不簡單。
以扇出型封裝為例，如果要進一步系統(tǒng)集成化，芯片挑揀、對位準度、重新布線（RDL）制程及線路復雜度會進一步提升，以及其帶來的熱、電、應(yīng)力效應(yīng)衰減等將形成技術(shù)門檻。另外，芯片上市時間、基于成本考量的模組化程度、模組設(shè)計、模組效能設(shè)計驗證等方面，都需要加強產(chǎn)業(yè)鏈垂直整合。因此，對各企業(yè)而言，終端系統(tǒng)應(yīng)用和系統(tǒng)整合能力將至關(guān)重要。目前，隨著國際半導體巨頭紛紛布局、掀起混戰(zhàn)，先進封裝的元年已宣告開啟。未來，在產(chǎn)業(yè)垂直整合趨勢加強下，具備系統(tǒng)化芯片及封裝設(shè)計與驗證能力的新產(chǎn)業(yè)模式或?qū)⑴d起。但由于市場的爆發(fā)期尚未來臨，無論對晶圓廠還是傳統(tǒng)封裝等廠商來說，現(xiàn)在的多維布局將考驗各家的技術(shù)規(guī)劃、市占率與營收整體藍圖。誰能在未來更勝一籌？這場競賽且拭目以待。來源：集微網(wǎng)
資訊編輯：牟星子
資訊監(jiān)督：徐婷 0535-5133785
資訊投訴：李倩 0533-7026993
免責聲明：Mysteel發(fā)布的原創(chuàng)及轉(zhuǎn)載內(nèi)容，僅供客戶參考，不作為決策建議。原創(chuàng)內(nèi)容版權(quán)歸Mysteel所有，轉(zhuǎn)載需取得Mysteel書面授權(quán)，且Mysteel保留對任何侵權(quán)行為和有悖原創(chuàng)內(nèi)容原意的引用行為進行追究的權(quán)利。轉(zhuǎn)載內(nèi)容來源于網(wǎng)絡(luò)，目的在于傳遞更多信息，方便學習與交流，并不代表Mysteel贊同其觀點及對其真實性、完整性負責。
